Geçici Optik Radyasyon Sinyalinin Tespiti için Veri Toplama Sistemi
Geçici optik radyasyon tespitinde güçlü arka plan ve zayıf hedef özelliklerine göre, bu makale, kontrol ve işlemenin çekirdeği olarak FPGA ile bir veri toplama şeması tasarlar. Şema, sinyal toplama kalitesini etkili bir şekilde garanti eden arka plan ve sinyal çift filtre kanallarını, iki seviyeli program kontrollü amplifikasyonu benimser; aynı zamanda, hedef sinyaller için veri depolama ve iletim gereksinimlerini büyük ölçüde azaltan ve daha tutarlı bir alım süreci sağlayan frekans dönüştürme depolamasını benimser. ölçüm doğruluğu.
1 Sistem bileşimi ve çalışma prensibi
Veri toplama sistemi kabaca üç bölüme ayrılabilir: ön işleme modülü, örnekleme depolama modülü ve FPGA kontrol modülü. Ön işleme modülü, fotoelektrik dönüştürme cihazlarını, aktif filtre bankalarını ve program kontrollü amplifikatör devrelerini içerir. Tüm sistemin blok diyagramı Şekil 1'de gösterilmektedir. Fotoelektrik dönüştürme devresi, sisteme giren optik sinyali bir detektör aracılığıyla akım sinyaline dönüştürür ve daha sonra bunu bir transimpedans işlemsel yükseltici aracılığıyla bir voltaj sinyaline dönüştürür. Sistem iki filtreleme kanalı tasarlar: arka plan düşük geçişli filtrelemeyi benimser ve sinyal yüksek geçişli filtrelemeyi kullanır. Başlangıç durumunda, analog anahtar varsayılan olarak arka plan kanalını seçer ve programlanabilir amplifikatör arka plan moduna ayarlanır. Arka plan sinyali A/D tarafından örneklendikten sonra, eşik karşılaştırması için FPGA'ya gönderilir. Eşiğin üzerinde bir durum algılandığında FPGA analog anahtarın kanalını değiştirir, yüksek geçiren filtrenin kanalı seçilir ve sinyal modu olarak program kontrollü yükselticinin çalışma modu seçilir. FPGA, sinyalin başta dik, sonda yavaş olma özelliğine göre, A/D ve FIFO'nun koordineli kontrolü ile verilerin önce yoğun sonra seyrek olarak toplanmasını ve saklanmasını gerçekleştirir.
2. Veri Toplama Sisteminin Donanım Tasarımı
2.1 Ön aşama ön işleme devresi
Fotoelektrik algılama devresinde, fotodetektör sistem performansının kalitesi ile doğrudan ilişkilidir. Çevresel elektromanyetik radyasyonun neden olduğu indüklenen akımın etkisini azaltmak için cihaz, seramik paketlemeye uygundur. Ek olarak, dedektörün ışığa duyarlı alanı çok büyük olmamalıdır, aksi takdirde karanlık akım, bağlantı kapasitansı ve yükselme süresi gibi parametreler artacak ve bu da algılama etkisini etkileyecektir. Tasarımda Japon Hamamatsu Firmasına ait S2387 silikon fotodiyot kullanılmıştır. Dedektör, yüksek hassasiyet, hızlı zaman yanıtı ve geniş dinamik aralık özelliklerine sahiptir. Devre tasarımı sıfır önyargı modunu benimser, karanlık akım yoktur, diyot gürültüsü esas olarak şönt direnci tarafından üretilen termal gürültüdür ve en iyi hassasiyet ve doğrusallığa sahiptir. Yüksek ve düşük geçişli filtre, hızlı yanıt hızına, filtreleme harmoniklerinin iyi etkisine sahip ve reaktif gücü dinamik olarak telafi edebilen aktif filtreyi benimser. Program kontrollü amplifikatör, entegre bir işlemsel amplifikatör ve bir analog anahtardan oluşur. Analog anahtar FPGA tarafından kontrol edilir ve kazancı ayarlamak için işlemsel yükselticinin giriş terminaline farklı dirençler bağlanır.
2.2 Örnekleme depolama devresi
Hedef sinyalin dinamik aralığı çok büyük olduğundan (yaklaşık 80 dB), sinyalin alınmasını gerçekleştirmek için geniş dinamik aralığa sahip bir ADC seçmek gereklidir. Genliği 4 büyüklük mertebesine kadar değişen bir dinamik aralığa sahip sinyalleri örneklemek için 14 b ADC'yi benimsemek, sistemin gerektirdiği yüksek algılama hassasiyeti gereksinimlerini karşılayabilir. Ancak, tüm A/D dönüştürme cihazlarının kesinlik hataları olduğundan, yüksek hassasiyetli A/D dönüştürme bileşenlerinin düşük hassasiyetli A/D dönüştürme bileşenleri olarak kullanılması kesinlik hatalarını azaltabilir. Bu tasarım, ADI Şirketinin 16 bAD976A'sını kullanır. AD976A düşük güç tüketimi 16 b ardışık yaklaşım A/D dönüştürücü, dönüştürme hızı 200 KSPS'dir, dahili veya harici 2,5 V referans güç kaynağı seçilebilir. AD976, 16b'nin bir seferde paralel olarak çıkış yapmasına izin verir ve iki 8b şeklinde çıkış verebilir. Tasarımda pimleri kurtarmak için çift 8 b çıkışı benimsenmiştir.
Verilerin farklı saat etki alanları arasında doğru iletimini sağlamak için veri önbelleği eşzamansız bir FIFO kullanır. Eşzamansız FIFO, yüksek hız ve iyi güvenilirlik özelliklerine sahiptir ve farklı saatler arasındaki faz farklarından dolayı verilerin yanlış örneklenmesini önleyebilir. Tasarımda benimsenen IDT7204, IDT72XX serisinde bir 4 096 × 9 b CMOS çift bağlantı noktalı önbellek yongasıdır. Dahili okuma ve yazma işaretçileri, ilk giren ilk çıkar temelinde okunur ve yazılır ve W yazma saati ve R okuma saati harici olarak sağlanır; dolu bayrağı () ve boş bayrağı () kontrol veri taşması ve boş okuma ve simülasyon belleği dolduğunda yazma Herhangi bir kelime derinliğini ve kelime uzunluğunu kolayca genişletebilir.
